← 返回列表
抗噪抗干扰的驱动电路
摘要文本
本发明公开了抗噪抗干扰的驱动电路，包括：变压器T1；输入端，与变压器T1初级绕组相连；输出端，与变压器T1次级绕组相连，输出端接入图腾式输出电路以及比较器U2A，可以克服输出信号的波形边缘出现上升变缓的情况，使输出波形的边沿更陡峭抗干扰能力强，且可以控制输出正负脉冲电压。
申请人信息
- 申请人:苏州炬仁半导体有限公司
- 申请人地址:215000 江苏省苏州市高新区竹园路209号3号楼1812
- 发明人: 苏州炬仁半导体有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 抗噪抗干扰的驱动电路 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311616212.8 |
| 申请日 | 2023/11/29 |
| 公告号 | CN117578853A |
| 公开日 | 2024/2/20 |
| IPC主分类号 | H02M1/08 |
| 权利人 | 苏州炬仁半导体有限公司 |
| 发明人 | 花峰; 田瑶 |
| 地址 | 江苏省苏州市高新区竹园路209号3号楼1812 |
专利主权项内容
1.抗噪抗干扰的驱动电路，其特征在于，包括：变压器T1；输入端，与变压器T1初级绕组相连；输出端，与变压器T1次级绕组相连，所述变压器T1的次级绕组之间接入图腾式输出电路，图腾式输出电路由NPN型三极管Q2和PNP型三极管Q3组成，其中由NPN型三极管Q2的集电极与变压器T1的次级绕组A端相连，PNP型三极管Q3的发射极与变压器T1的次级绕组B端相连，NPN型三极管Q2和PNP型三极管Q3的基极相连并接入比较器U2A的输出端，NPN型三极管Q2和PNP型三极管Q3的发射极相连形成输出端G，NPN型三极管Q2的集电极连接电容C1，PNP型三极管Q的集电极连接电容C2，电容C1与电容C2相连形成输出端S，V作为输出信号；另外，NPN型三极管Q2的集电极与变压器T1的次级绕组A端之间连接有二极管D1，二极管D1的负极接入比较器U2A的一个输入端，且二极管D1与比较器U2A之间串联电阻R1，比较器U2A的另一个输入端与变压器T1的次级绕组B端相连，且比较器U2A与变压器T1的次级绕组B端之间串联二极管D2，比较器U2A与二极管D2的负极相连，同时二极管D2的负极与电阻R4相连，电阻R4的另一端与二极管D1的正极相连，变压器T1的次级绕组B端还连接电容C3和电阻R3，电容C3和电阻R3并联后与电阻R1相连。GS。更多数据：搜索马克数据网来源：