高速源同步主机接口采样的方法

摘要文本

本发明公开了一种高速源同步主机接口采样的方法，涉及通信接口相关技术领域，其技术方案要点是高速源同步主机接口采样的方法，不需要N倍频时钟，仅在主机芯片同一个频率下进行采样，通过数字控制延迟线DCDL补偿整个往返延迟，或者通过数字控制延迟线DCDL和时钟收发器IO反馈回路共同补偿整个往返延迟；采样时钟移动到有效数据眼图的中点位置对主机数据接收端接收到的数据进行采样。只使用同频时钟进行反馈延迟，使采样时钟处于有效数据眼图中点位置，从而可对主机数据接收端接收到的数据进行最佳采样，提高源同步系统的数据速率。解决了现有技术中采用N倍频进行过采样，存在不能保证采样点处于有效的数据眼图的中点位置的问题。