Micro-LED阵列及其制备方法
摘要文本
本发明公开了一种Micro‑LED阵列及其制备方法，涉及发光二极管技术领域。制备方法包括：提供外延片，形成第一掩膜层；刻蚀形成侧壁倾斜角度为40°~45°的第一刻蚀坑，沿第一刻蚀坑继续刻蚀，形成侧壁倾斜角度为70°~74°的、刻蚀至N型半导体层的第二刻蚀坑；去除第一掩膜层，形成第二掩膜层，刻蚀形成侧壁倾斜角度为40°~45°的第三刻蚀坑，沿第三刻蚀坑继续刻蚀，形成侧壁倾斜角度为70°~74°的、刻蚀至衬底的第四刻蚀坑；去除第二掩膜层，形成第一钝化层、阴性金属层、阳性金属层和第二钝化层，即得到Micro‑LED阵列成品。实施本发明，可增大Micro‑LED阵列的成品率，降低成本。
申请人信息
- 申请人:江西兆驰半导体有限公司
- 申请人地址:330000 江西省南昌市南昌高新技术产业开发区天祥北大道1717号
- 发明人: 江西兆驰半导体有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | Micro-LED阵列及其制备方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311824775.6 |
| 申请日 | 2023/12/28 |
| 公告号 | CN117476826A |
| 公开日 | 2024/1/30 |
| IPC主分类号 | H01L33/00 |
| 权利人 | 江西兆驰半导体有限公司 |
| 发明人 | 茹浩; 张星星; 林潇雄; 胡加辉; 金从龙 |
| 地址 | 江西省南昌市高新技术产业开发区天祥北大道1717号 |
专利主权项内容
1.一种Micro-LED阵列的制备方法，其特征在于，包括以下步骤：S1、提供外延片，所述外延片包括衬底和依次层叠于所述衬底上的N型半导体层、MQW层和P型半导体层；所述外延片的厚度为4μm~8μm，所述N型半导体层、MQW层和P型半导体层的总厚度为250nm~600nm；S2、在所述外延片上形成第一掩膜层；S3、刻蚀所述第一掩膜层，形成多个暴露所述P型半导体层的第一刻蚀坑，所述第一刻蚀坑的侧壁与所述P型半导体层之间的夹角为40°~45°；S4、沿所述第一刻蚀坑对所述P型半导体层、MQW层进行刻蚀，形成暴露所述N型半导体层的第二刻蚀坑，所述第二刻蚀坑的侧壁与所述N型半导体层之间的夹角为70°~74°；S5、去除所述第一掩膜层；S6、在步骤S5所得到的外延片上形成第二掩膜层；S7、对所述第二掩膜层进行刻蚀，形成多个暴露所述N型半导体层的第三刻蚀坑，所述第三刻蚀坑的侧壁与所述N型半导体层之间的夹角为40°~45°；S8、沿所述第三刻蚀坑对所述N型半导体层进行刻蚀，形成暴露所述衬底的第四刻蚀坑，所述第四刻蚀坑的侧壁与所述衬底之间的夹角为70°~74°；S9、去除所述第二掩膜层；S10、在步骤S9得到外延片上形成第一钝化层、阴性金属层、阳性金属层和第二钝化层，即得到Micro-LED阵列成品；其中，所述第一钝化层覆盖所述第四刻蚀坑，所述阴性金属层与所述N型半导体层电连接，所述阳性金属层与所述P型半导体层电连接，所述阴性金属层、阳性金属层均延伸至所述第四刻蚀坑。