← 返回列表

晶体管器件及其制备方法、半导体集成电路及其制备方法

申请号: CN202311675192.1
申请人: 芯联集成电路制造股份有限公司
申请日期: 2023/12/8

摘要文本

本发明提供了一种晶体管器件及其制备方法、半导体集成电路及其制备方法。在晶体管器件的制备过程中,在形成栅极沟槽之后,通过该栅极沟槽将第二导电类型的离子注入至栅极沟槽外周的材料层内,以在栅极沟槽的外周形成第二导电类型的掺杂区,实现了在较低的注入能量和较低的注入剂量下可以将离子注入至衬底的较深位置中,使得晶体管器件所需的衬底区域可以被调整为合适的导电类型,满足晶体管器件的需求。因此,根据本发明提供的制备方法可以实现晶体管器件与任意类型的衬底适配,从而更容易与其他器件集成设置,例如可实现该晶体管器件和BCD器件集成设置在同一衬底上。

专利详细信息

项目 内容
专利名称 晶体管器件及其制备方法、半导体集成电路及其制备方法
专利类型 发明申请
申请号 CN202311675192.1
申请日 2023/12/8
公告号 CN117373914A
公开日 2024/1/9
IPC主分类号 H01L21/28
权利人 芯联集成电路制造股份有限公司
发明人 黄艳; 赵晓燕; 钟鹏; 石磊; 陆凌杰
地址 浙江省绍兴市越城区皋埠街道临江路518号

专利主权项内容

1.一种晶体管器件的制备方法,其特征在于,包括:提供衬底,所述衬底具有第一导电类型的材料层,在所述材料层内形成至少一个栅极沟槽;执行离子注入工艺,以通过所述栅极沟槽将第二导电类型的离子注入至所述栅极沟槽外周的材料层内,在所述栅极沟槽的外周形成第二导电类型的掺杂区;在所述栅极沟槽内形成晶体管器件的栅电极;以及,在所述掺杂区靠近栅极沟槽顶部的区域内形成第二导电类型的源区。