← 返回列表
半导体器件及其制作方法
摘要文本
本发明提供一种半导体器件及其制作方法，所述制作方法包括：提供包含第一区域与第二区域的衬底；在第二区域的SGT结构及衬底上形成保护层，同时在第一区域的部分衬底上形成台阶氮化层；在第一区域形成栅极，栅极覆盖部分台阶氮化层以及部分衬底；在第一区域与第二区域形成层间介质层，层间介质层覆盖保护层、栅极以及衬底。本发明采用台阶氮化层代替现有技术中的台阶氧化层，氮化层的介电常数大于氧化层的介电常数，在保证栅极与衬底的隔离效果的前提下，氮化层的厚度可以小于氧化层的厚度，采用台阶氮化层从而能够降低台阶的高度，从而能够同时满足SGT与BCD对层间介质层的厚度需求，提高了器件的性能。 来自：www.macrodatas.cn
申请人信息
- 申请人:芯联集成电路制造股份有限公司
- 申请人地址:312000 浙江省绍兴市越城区皋埠街道临江路518号
- 发明人: 芯联集成电路制造股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体器件及其制作方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311763818.4 |
| 申请日 | 2023/12/20 |
| 公告号 | CN117542795A |
| 公开日 | 2024/2/9 |
| IPC主分类号 | H01L21/822 |
| 权利人 | 芯联集成电路制造股份有限公司 |
| 发明人 | 黄艳; 赵晓燕; 钟鹏 |
| 地址 | 浙江省绍兴市越城区皋埠街道临江路518号 |
专利主权项内容
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供衬底，所述衬底包括用于形成BCD器件的第一区域与用于形成SGT器件的第二区域；在所述第二区域的SGT结构以及所述衬底上形成保护层，同时在所述第一区域的部分所述衬底上形成台阶氮化层；在所述第一区域形成栅极，所述栅极覆盖部分所述台阶氮化层以及所述台阶氮化层附近的部分所述衬底；以及，在所述第一区域与所述第二区域形成层间介质层，所述层间介质层覆盖所述保护层、所述栅极以及所述衬底。 微信公众号马克数据网