← 返回列表
三维堆叠存储器架构及其处理方法、存储器
摘要文本
本公开的实施例提供一种三维堆叠存储器架构及其处理方法、存储器。所述三维堆叠存储器架构包括：N个存储阵列层，每个存储阵列层包括M个存储阵列、H个RAS反馈电路及M个硅通孔；逻辑控制层，N个存储阵列层沿竖直方向依次堆叠在逻辑控制层上。每个存储阵列层中的M个存储阵列划分为H个存储阵列组，分别对应连接于该层中的H个RAS反馈电路；在每个RAS反馈电路对应连接的存储阵列组中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；在同一垂直方向上相同的存储阵列中，仅存在一个存储阵列与逻辑控制层之间传输RAS反馈信号；相邻存储阵列层中的RAS反馈电路之间通过硅通孔连接至逻辑控制层；，且当M/N有余数时a=1，当M/N无余数时a=0。
申请人信息
- 申请人:浙江力积存储科技有限公司
- 申请人地址:321000 浙江省金华市金东区孝顺镇正涵南街1088号13楼1302室
- 发明人: 浙江力积存储科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 三维堆叠存储器架构及其处理方法、存储器 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311772980.2 |
| 申请日 | 2023/12/21 |
| 公告号 | CN117437948A |
| 公开日 | 2024/1/23 |
| IPC主分类号 | G11C11/4063 |
| 权利人 | 浙江力积存储科技有限公司 |
| 发明人 | 汪佳峰 |
| 地址 | 浙江省金华市金东区孝顺镇正涵南街1088号13楼1302室 |
专利主权项内容
1.一种三维堆叠存储器架构，其特征在于，包括：N个存储阵列层，每个存储阵列层包括M个存储阵列、H个行选信号RAS反馈电路以及与所述M个存储阵列分别对应的M个硅通孔；逻辑控制层，所述N个存储阵列层沿竖直方向依次堆叠在所述逻辑控制层上；其中，每个存储阵列层中的所述M个存储阵列划分为H个存储阵列组，分别对应连接于该存储阵列层中的所述H个RAS反馈电路；在每个RAS反馈电路对应连接的存储阵列组中，仅存在一个存储阵列与所述逻辑控制层之间传输RAS反馈信号；在同一垂直方向上相同的存储阵列中，仅存在一个存储阵列与所述逻辑控制层之间传输RAS反馈信号；相邻存储阵列层中的RAS反馈电路之间通过硅通孔连接至所述逻辑控制层；
，且当M/N有余数时a=1，当M/N无余数时a=0。