← 返回列表

一种兼顾常态低速和短时高速的信号处理板卡设计方法

申请号: CN202311635900.9
申请人: 中国海洋大学三亚海洋研究院
申请日期: 2023/12/1

摘要文本

本申请公开了一种兼顾常态低速和短时高速的信号处理板卡设计方法,属于遥感通信设备领域,解决了现有技术中板卡标准化程度低、成本较高、可靠性和稳定性低的问题。本申请的方法包括:确定信号处理板卡的三个处理单元,三个处理单元的类型至少包括DSP、FPGA、SOC;将DSP、FPGA划分到低功耗域,SOC划分到高性能域;低功耗域运行可靠性和常时开机任务;高性能域运行性能需求任务;规划信号处理板卡的系统内部之间的连接方式和总线类型,规划信号处理板卡的系统与外部通信的接口类型;规划信号处理板卡的PCB叠层设计、具体布局。使用本申请的方法设计的处理板的整体功耗能满足微小卫星的星载电源的要求,稳定性也可以满足太空中辐射环境的要求。

专利详细信息

项目 内容
专利名称 一种兼顾常态低速和短时高速的信号处理板卡设计方法
专利类型 发明授权
申请号 CN202311635900.9
申请日 2023/12/1
公告号 CN117332746B
公开日 2024/3/8
IPC主分类号 G06F30/392
权利人 中国海洋大学三亚海洋研究院
发明人 殷晓斌; 胡易成; 解歆钰
地址 海南省三亚市崖州区崖州湾科技城用友产业园一号楼七层

专利主权项内容

1.一种兼顾常态低速和短时高速的信号处理板卡设计方法,其特征在于:包括,确定信号处理板卡的三个处理单元,三个处理单元的类型包括DSP、FPGA、SOC;将DSP、FPGA划分到低功耗域,SOC划分到高性能域;低功耗域运行可靠性和常时开机任务;高性能域运行性能需求任务;规划信号处理板卡的系统内部之间的连接方式和总线类型,规划信号处理板卡的系统与外部通信的接口类型;规划信号处理板卡的PCB叠层设计、具体布局;DSP与FPGA之间通过EMIF总线和GPIO连接;DSP与存储芯片之间通过EMIF总线连接;FPGA与SOC之间通过SPI总线、自定义总线或GPIO连接。。来源:马 克 团 队