← 返回列表
GaN基器件的单片集成结构及其制备方法
摘要文本
本发明提供一种GaN基器件的单片集成结构及其制备方法，通过接续生长的外延结构，基于外延结构将双异质结GaN基HEMT器件与滤波器设置于缓冲层的正面，于缓冲层的背面设置无源元件，位于缓冲层正面的器件通过互连通孔与无源元件级联，充分利用芯片的背面面积，基于上述单片集成结构可实现多功能化、小型化GaN基集成电路芯片，同时使片上互连寄生最小化，减小GaN器件的寄生参数，提升滤波器的频率性能。本发明的制备方法，可于同一工艺腔室接续生长外延材料层，实现声表面波器件与GaN基HEMT射频器件的外延级单片集成，晶体质量较佳，工艺简单、成本低、可重复性强，能够实现多功能、小型化的GaN基的单片集成芯片。
申请人信息
- 申请人:浙江大学
- 申请人地址:310058 浙江省杭州市西湖区余杭塘路866号
- 发明人: 浙江大学
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | GaN基器件的单片集成结构及其制备方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410138776.3 |
| 申请日 | 2024/2/1 |
| 公告号 | CN117690925A |
| 公开日 | 2024/3/12 |
| IPC主分类号 | H01L27/06 |
| 权利人 | 浙江大学 |
| 发明人 | 张兵; 莫炯炯; 郁发新 |
| 地址 | 浙江省杭州市西湖区余杭塘路866号 |
专利主权项内容
1.一种GaN基器件的单片集成结构，其特征在于，包括：外延结构，所述外延结构包括自下而上依次堆叠的缓冲层、第一GaN沟道层、第一势垒层、第二GaN沟道层和第二势垒层，其中所述缓冲层选用含Al和N的压电材料，所述第一GaN沟道层与所述第一势垒层之间、及所述第二GaN沟道层与所述第二势垒层之间的异质结界面处存在二维电子气；滤波器，包括作为压电衬底的缓冲层以及位于所述缓冲层上的金属电极；隔离沟槽结构，设置成自所述外延结构的表面延伸至所述缓冲层中，用于分隔相邻的器件；HEMT的源电极、漏电极以及栅电极，所述HEMT的源电极和漏电极于所述第二势垒层处形成欧姆接触；无源元件，位于所述缓冲层的背面，贯穿所述缓冲层设置有互连通孔，位于缓冲层正面的器件通过所述互连通孔与所述无源元件级联；介质钝化层，覆盖所述无源元件以及所述缓冲层的背面。。马 克 团 队