← 返回列表
一种多标准视频解码器架构
摘要文本
本发明涉及一种多标准视频解码器架构。本发明包括主处理器、视频协处理器、多标准视频解码核。主处理器配置视频协处理器，包括配置视频协处理器工作的内存环境、内存区域、工作模式、处理当前解码结果。视频协处理器得到主处理器的配置后，执行解码指令，并上报当前指令的解码结果。多标准视频解码核按照主处理器配置的解码标准进行视频解码，包括码流的载入和解析、宏块解码、上报解码完成，在解码发生错误后随时终止当前解码指令。本发明使用可编程代码进行串联启动，既不损失视频硬件解码的性能，又能让软件层实时监控解码器的状态。本发明中各解码细节模块的启动和结束受控于软件，后期芯片开发易于进行标准扩展。。
申请人信息
- 申请人:杭州国芯科技股份有限公司
- 申请人地址:310012 浙江省杭州市文三路90号东部软件园创新大厦A座5-6层
- 发明人: 杭州国芯科技股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种多标准视频解码器架构 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410040590.4 |
| 申请日 | 2024/1/11 |
| 公告号 | CN117560501A |
| 公开日 | 2024/2/13 |
| IPC主分类号 | H04N19/44 |
| 权利人 | 杭州国芯科技股份有限公司 |
| 发明人 | 胡俊; 陈树; 应屹航; 陈伟; 卢娜; 龚文科 |
| 地址 | 浙江省杭州市文三路90号东部软件园创新大厦A座5-6层 |
专利主权项内容
1.一种多标准视频解码器架构，其特征在于：包括主处理器CPU、视频协处理器VPU、多标准视频解码核；所述的主处理器CPU通过APB总线配置视频协处理器VPU，相互传递信息；所述的视频协处理器VPU得到主处理器CPU的配置后，执行解码指令，并上报当前指令的解码结果；所述的多标准视频解码核按照主处理器CPU配置的解码标准进行视频解码，包括码流的载入和解析、宏块解码、上报解码完成，在解码发生错误后随时终止当前解码指令；多标准视频解码核包括码流解析模块、模块管理器、帧间参考数据读取模块、反量化反变换模块、帧内预测模块、帧间预测模块、像素重建模块、像素滤波模块、像素压缩模块、像素回写模块、内存防火墙。