← 返回列表

半导体器件及其形成方法

申请号: CN201811616732.8
申请人: 中芯国际集成电路制造(上海)有限公司; 中芯国际集成电路制造(北京)有限公司
更新日期: 2026-03-08

摘要文本

中芯国际集成电路制造(上海)有限公司; 中芯国际集成电路制造(北京)有限公司取得“一种透气窗帘布”专利技术,一种半导体器件及其形成方法,其中方法包括:提供半导体衬底,所述半导体衬底内具有漂移区;在所述半导体衬底上形成栅电极材料层,所述栅电极材料层内具有栅极开口;以所述栅电极材料层为掩膜,通过第一离子注入在所述漂移区内形成第二体区,所述第一离子注入的注入方向倾斜于半导体衬底表面法线;以所述栅电极材料层为掩膜,通过第二离子注入在所述第二体区内形成源区,所述第二离子注入的方向平行于半导体衬底表面法线。所述方法形成的半导体器件的导通电阻较小,性能较好。

专利主权项内容

1.一种半导体器件的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底内具有漂移区;在所述半导体衬底上形成栅电极材料层,所述栅电极材料层内具有栅极开口;以所述栅电极材料层为掩膜,通过第一离子注入在所述漂移区内形成第一体区,所述第一离子注入的注入方向倾斜于半导体衬底表面法线;以所述栅电极材料层为掩膜,通过第二离子注入在所述第一体区内形成源区,所述第二离子注入的方向平行于半导体衬底表面法线;所述栅电极材料层的形成方法包括:在所述半导体衬底上形成初始栅电极材料层,所述初始栅电极材料层表面具有初始图形层,所述初始图形层内具有初始图形开口;以所述初始图形层为掩膜,刻蚀所述初始栅电极材料层,形成所述栅电极材料层及位于所述栅电极材料层内的栅极开口;在刻蚀所述初始栅电极材料层之后,形成所述第一体区之前,还包括:刻蚀去除部分初始图形层,在所述栅电极材料层上形成图形层及位于所述图形层内的图形开口,所述图形层内的图形开口的深宽比小于所述初始图形开口的深宽比,所述图形层内的图形开口的深宽比为1 : 10~1 : 15;在刻蚀所述初始栅电极材料层之前,以所述初始图形层为掩膜,通过第三离子注入在所述漂移区内形成第二体区;所述第一体区的底部与所述第二体区的顶部相接触;所述第二体区的掺杂离子的导电类型与漂移区的掺杂离子的导电类型相反;所述第三离子注入与所述第一离子注入互不干扰;所述第一体区与所述第二体区共同构成体区。 关注公众号马 克 数 据 网

专利申请信息

项目 内容
专利名称 半导体器件及其形成方法
专利类型 发明授权
申请号 CN201811616732.8
申请日 2018年12月27日
公告号 CN111384144B
公开日 2024年1月26日
IPC主分类号 H01L29/06
权利人 中芯国际集成电路制造(上海)有限公司; 中芯国际集成电路制造(北京)有限公司
发明人 杨震; 赵晓燕; 周川淼
地址 上海市浦东新区中国(上海)自由贸易试验区张江路18号; 北京市大兴区经济技术开发区文昌大道18号