延迟锁定回路以及时钟产生方法

专利主权项内容

1.一种延迟锁定回路，包括：延迟线，连接至控制电路，以根据该控制电路输出的延迟控制信号产生迟滞时间，并将参考时钟延迟上述迟滞时间而产生输出时钟；前置处理电路，根据上述参考时钟和重置信号产生第一信号，并连接至上述延迟线，接收上述延迟线输出的上述输出时钟，根据上述输出时钟和上述重置信号产生第二信号，根据上述第一信号和上述第二信号的逻辑关系产生上述重置信号；相位检测器，连接至上述前置处理电路以及上述控制电路，以根据上述前置处理电路输出的上述第二信号的边沿采样上述第一信号，产生相位检测信号并输出至上述控制电路；以及上述控制电路，根据上述相位检测信号，产生上述延迟控制信号，其中上述前置处理电路包括：第一相位频率检测器，根据上述参考时钟和上述重置信号产生上述第一信号；第二相位频率检测器，根据上述输出时钟和上述重置信号产生上述第二信号；以及逻辑运算门，用于当上述第一信号以及上述第二信号同时为高电平时，产生上述重置信号。