一种3D封装石英晶体时钟模组
摘要文本
合肥晶威特电子有限责任公司取得“一种透气窗帘布”专利技术,本实用新型涉及电子元器件封装结构领域,尤其涉及一种3D封装石英晶体时钟模组。本发明提出的一种D封装石英晶体时钟模组,包括:基底、石英晶体频率元器件、IC芯片、第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、测试位连接柱、测试柱和导电柱;本实用新型中的3D封装石英晶体时钟模组,通过分层的绝缘层、嵌入绝缘层的测试位连接柱、测试柱和导电柱,实现电路连接,整体结构紧凑,便于加工。
专利主权项内容
1.一种3D封装石英晶体时钟模组,其特征在于,包括:基底(12)、石英晶体频率元器件(1)、IC芯片(2)、第一绝缘层(3)、第二绝缘层(4)、第三绝缘层(5)、第四绝缘层(6)、测试位连接柱(7)、测试柱(8)和导电柱(10);
石英晶体频率元器件(1)底部朝上的设置在基底(12),IC设置在石英晶体频率元器件(1)的底面上,第一绝缘层(3)覆盖石英晶体频率元器件(1)和IC芯片(2),第一绝缘层(3)、第二绝缘层(4)、第三绝缘层(5)和第四绝缘层(6)由下至上叠加并连成一体;
两个测试位连接柱(7)分别对应石英晶体频率元器件(1)的两个测试脚位(1-1),测试位连接柱(7)嵌入第一绝缘层(3)和第二绝缘层(4),测试位连接柱(7)的底部与对应的测试脚位(1-1)导电连接;两个测试柱(8)分别对应IC芯片(2)的两个测试脚,测试柱(8)嵌入第二绝缘层(4),测试柱(8)的底部与对应的测试脚导电连接;
测试连接柱与测试柱(8)一一对应,第二绝缘层(4)顶面设有连接相对应的测试连接柱与测试柱(8)的第一导电带(9);
四个导电柱(10)与IC芯片(2)的四个输入输出脚一一对应,导电柱(10)嵌入第一绝缘层(3)、第二绝缘层(4)、第三绝缘层(5)和第四绝缘层(6),导电柱(10)的底部导电连接对应的输入输出脚;第四绝缘层(6)上设有与各导电柱(10)一一对应的第二导电带(11),第二导电带(11)远离导电柱(10)的一端延伸至第四绝缘层(6)边沿。
专利申请信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种3D封装石英晶体时钟模组 |
| 专利类型 | 实用新型 |
| 申请号 | CN202420898310.9 |
| 申请日 | 2024/4/26 |
| 公告号 | CN222147583U |
| 公开日 | 2024/12/10 |
| IPC主分类号 | H03H9/10 |
| 权利人 | 合肥晶威特电子有限责任公司 |
| 发明人 | 查晓兵; 李挺; 董书霞 |
| 地址 | 安徽省合肥市蜀山区经济技术开发区云谷路2569号 |