一种降低回踢噪声的比较器、模数转换器及装置

专利主权项内容

1.一种降低回踢噪声的比较器，其特征在于：包括输入对管模块、锁存器模块、隔绝开关模块、中和电容模块，所述输入对管模块连接隔绝开关模块和中和电容模块，所述隔绝开关模块连接锁存器模块，所述隔绝开关模块用于减小再生节点在复位过程耦合到输入的回踢噪声，所述中和电容模块用于抵消输入对管模块的栅漏寄生电容的影响，减小由时钟信号翻转导致的回踢噪声；所述的隔绝开关模块包括第一PMOS管MP1、第二PMOS管MP2、第五NMOS管MN5和第六NMOS管MN6、第三电容C3、第四电容C4、第五电容C5和第六电容C6，所述第五NMOS管MN5的栅极连接第一时钟信号源CLK和第三电容C3的第一端，第五NMOS管MN5的漏极连接锁存器模块，第五NMOS管MN5的源极连接输入对管模块；所述第三电容C3的第二端连接输入对管模块；所述第一PMOS管MP1的源极连接锁存器模块，第一PMOS管MP1的栅极连接第二时钟信号源CLKN、第二PMOS管MP2的栅极和第五电容C5的第一端，第一PMOS管MP1的漏极连接输入对管模块；第五电容C5的第二端连接输入对管模块；所述第二PMOS管MP2的栅极连接第二时钟信号源CLKN、第一PMOS管MP1的栅极和第六电容C6的第一端，第二PMOS管MP2的源极连接锁存器模块，第二PMOS管MP2的漏极连接输入对管模块；所述第六NMOS管MN6的漏极连接锁存器模块，第六NMOS管MN6的源极连接输入对管模块，第六NMOS管MN6的栅极连接第一时钟信号源CLK和第四电容C4的第一端；所述第四电容C4的第二端连接输入对管模块；所述的中和电容模块包括第三NMOS管MN3和第四NMOS管MN4，所述第三NMOS管MN3的栅极连接输入对管模块，所述第三NMOS管MN3的漏极和源极连接隔绝开关模块；所述第四NMOS管MN4的栅极连接输入对管模块，所述第四NMOS管MN4的漏极和源极连接隔绝开关模块。。 （来自 马克数据网）