一种基于UVM的多处理器芯粒缓存一致性验证模组及方法
申请人信息
- 申请人:中电科申泰信息科技有限公司
- 申请人地址:214000 江苏省无锡市滨湖区绣溪路50号2号楼6层
- 发明人: 中电科申泰信息科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种基于UVM的多处理器芯粒缓存一致性验证模组及方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410117705.5 |
| 申请日 | 2024/1/29 |
| 公告号 | CN117687928A |
| 公开日 | 2024/3/12 |
| IPC主分类号 | G06F11/36 |
| 权利人 | 中电科申泰信息科技有限公司 |
| 发明人 | 王亚军; 李俊龙; 韩赛飞; 毕立强; 赵达 |
| 地址 | 江苏省无锡市滨湖区绣溪路50号2号楼6层 |
摘要文本
本发明涉及芯片验证技术领域,特别涉及一种基于UVM的多处理器芯粒缓存一致性验证模组及方法。验证模组包含核心激励生成单元、外设访存激励生成单元、待测核心子系统、待测内存一致性管理模块、内存一致性监听单元和日志生成器;核心激励生成单元为待测核心子系统提供激励;外设访存激励生成单元模拟高速设备访问内存的行为;核心子系统监听单元内置核心缓存一致性模型产生合法的一致性行为,并与待测核心子系统一致性行为进行比较。本发明具有可配置性、可扩展性,方便构建不同规模的多处理器芯粒系统的缓存一致性验证环境,能够灵活的适配处理器系统内的待测单元。 () (来 自 )
专利主权项内容
1.一种基于UVM的多处理器芯粒缓存一致性验证模组,其特征在于,包括:核心激励生成单元,与片上总线挂载,为待测核心子系统生成激励;所述核心激励生成单元包括取指令、取/写数据、刷新、淘汰、不可缓存写、不可缓存读操作,提供随机激励与测试集相关激励;外设访存激励生成单元,与片上总线挂载,模拟高速设备访问内存的行为;所述外设访存激励生成单元包括不可缓存写、不可缓存读操作,提供不同数据粒度的激励;外设访存激励生成单元例化多个在片上总线上,不超过片上总线的实际带宽;核心子系统监听单元,与片上总线挂载,内置核心缓存一致性模型和性能计数模块,处理所述核心激励生成单元的请求激励,通过核心缓存一致性模型产生合法的一致性行为;同时监听待测核心子系统内的一次请求、监听、应答和响应,获取缓存行的备份信息,并与核心缓存一致性模型合法的一致性行为进行比较,将比较结果发送到日志生成器;性能计数模块收集核心子系统内各级缓存收到的请求数、命中数、三级缓存请求冲突的地址和冲突的次数以及核心子系统内队列的使用情况,用于性能分析,将结果发送到日志生成器;待测核心子系统、待测内存一致性管理模块,与片上总线挂载,作为多处理器芯粒系统中的功能模块,待测核心子系统包括一级指令缓存、一级数据缓存、二级缓存、三级缓存、缓存目录以及三级缓存一致性管理模块;待测内存一致性管理模块处理发给内存块的访存请求,监听各三级缓存目录的缓存行信息;内存一致性监听单元,内置内存一致性处理模块和性能计数模块,处理片上总线上访问本内存块的访存请求;访存请求包括来自本芯粒核心子系统的请求、外设访存激励生成单元的请求与其他芯粒核心子系统的请求、外设访存激励生成单元的请求;监听待测内存一致性管理模块的一次请求、监听、应答和响应,并与所述内存一致性监听单元的一致性行为进行比较,将比较结果发送到日志生成器;性能计数模块收集请求冲突的地址和冲突的次数以及内存一致性管理模块内队列的使用情况,用于性能分析,将结果发送到日志生成器;日志生成器,用于收集核心子系统监听单元、内存一致性监听单元的比较结果信息与性能计数信息,生成日志信息并显示。