← 返回列表

宽带宽分离输出的真单相时钟触发器结构及其方法

申请号: CN202410203402.5
申请人: 杭州宇称电子技术有限公司
更新日期: 2026-03-20

专利详细信息

项目 内容
专利名称 宽带宽分离输出的真单相时钟触发器结构及其方法
专利类型 发明申请
申请号 CN202410203402.5
申请日 2024/2/23
公告号 CN117792341A
公开日 2024/3/29
IPC主分类号 H03K3/356
权利人 杭州宇称电子技术有限公司
发明人 唐家豪; 刘丰; 唐超; 许鹤松
地址 浙江省杭州市滨江区浦沿街道东信大道66号5号楼301室

摘要文本

本发明提出了一种宽带宽分离输出的真单相时钟触发器结构及其方法,包括第一级晶体管组;第二级晶体管组;第三级晶体管组;第一级反相器I1,输入端通过X节点分别连接晶体管M4和晶体管M5之间的连接支路、晶体管M8的栅极以及晶体管M9的栅极,输出端作为触发器的Q端;第二级反相器I2,输入端连接第一级反相器I1的Q端,输出端作为触发器的QN端。能够在10M?100M的范围内依旧能正确传递数据,且受温度,电源以及工艺的影响更小,且面积要比标准单元的触发器面积小很多。。该数据由<>整理

专利主权项内容

1.一种宽带宽分离输出的真单相时钟触发器结构,其特征在于,包括:第一级晶体管组,由晶体管M12、晶体管M10以及晶体管M11组成;以晶体管M10的栅极作为触发器的CK端,以晶体管M12和晶体管M11的栅极作为触发器的D端;第二级晶体管组,由晶体管M1、晶体管M3以及晶体管M2组成;以晶体管M3的栅极作为触发器的CK端,晶体管M1的栅极连接晶体管M12和晶体管M10之间的连接支路A1,晶体管M2的栅极连接晶体管M10和晶体管M11之间的连接支路A2;第三级晶体管组,由晶体管M6、晶体管M4、晶体管M5、晶体管M7、晶体管M8以及晶体管M9组成;晶体管M6和晶体管M4的栅极均连接晶体管M1和晶体管M3之间的连接支路B1,晶体管M5和晶体管M7的栅极均连接晶体管M3和晶体管M2之间的连接支路B2,晶体管M8的漏极连接晶体管M6和晶体管M4之间的连接支路C1,晶体管M9的漏极连接晶体管M5和晶体管M7之间的连接支路C2;第一级反相器I1,输入端通过X节点分别连接晶体管M4和晶体管M5之间的连接支路、晶体管M8的栅极以及晶体管M9的栅极,输出端作为触发器的Q端;第二级反相器I2,输入端连接第一级反相器I1的Q端,输出端作为触发器的QN端。