一种电池板电位差补偿系统

专利主权项内容

1.一种电池板电位差补偿系统，包括组串电压取样电路、PWM控制电压补偿电路、开关量输出控制电路、键盘电路、LCD显示屏电路和主控CPU电路，其特征在于组串电压取样电路的取样信号输出端口与主控CPU电路的取样信号输入端口相连，主控CPU电路的控制信号输出端口分别与PWM控制电压补偿电路的控制信号输入端口、开关量输出控制电路的控制信号输入端口相连，键盘电路的控制信号输出端口与主控CPU电路的控制信号输入端口相连，LCD显示屏电路的信号传输端口分别与主控CPU电路的信号传输端口、LCD显示屏的信号传输端口相连；所述键盘电路的控制信号输入端口与键盘的控制信号输出端口相连；所述主控CPU电路包括系统时钟电路、程序下载与在线仿真电路和主控CPU，主控CPU端口分别与系统时钟电路端口、程序下载与在线仿真电路端口相连；所述主控CPU采用PIC18F6520芯片U1；所述LCD显示屏电路包括电阻R24～R27、NPN三极管Q4、LM24064DFC芯片J3，J3的12～18脚分别与U1的55～49脚对应相连，J3的19脚与U1的33脚相连，J3的20脚通过电阻R27分别与电阻R26一端、J3的4脚相连，电阻R26另一端分别与电源VCC、J3的3脚相连；J3的21脚与NPN三极管Q4的发射极相连，NPN三极管Q4的集电极分别与电源VCC、电阻R24一端相连，电阻R24另一端分别与电阻R25一端、U1的36脚相连，电阻R25另一端与NPN三极管Q4的基极相连；J3的22、1、2脚接地，J3的11脚与U1的58脚相连，J3的10脚与U1的30脚相连，J3的8～5脚分别与U1的32、31、34、35脚对应连接；升压斩波电路包括电感L1～L3、二极管D1～D3、电阻R1～R6、场效应管Q1～Q3、电容C1～C3、TLP250F芯片U3～U5；U1的3脚通过电阻R1与U3的2脚相连，U3的3脚接地，U3的8脚接电源V，U3的6脚分别与U3的7脚、电阻R2一端相连，电阻R2另一端与场效应管Q1的栅极相连，场效应管Q1的源极分别与AGND端、电容C1一端相连，电容C1另一端分别与Uo1端、二极管D1的阴极、继电器K1的常开开关一端相连，继电器K1的常开开关另一端分别与Ui1端、电感L1一端相连，电感L1另一端分别与二极管D1的阳极、场效应管Q1的漏极相连；U1的6脚通过电阻R3与U4的2脚相连，U4的3脚接地，U4的8脚接电源V，U4的6脚分别与U4的7脚、电阻R4一端相连，电阻R4另一端与场效应管Q2的栅极相连，场效应管Q2的源极分别与AGND端、电容C2一端相连，电容C2另一端分别与Uo2端、二极管D2的阴极、继电器K2的常开开关一端相连，继电器K2的常开开关另一端分别与Ui2端、电感L2一端相连，电感L2另一端分别与二极管D2的阳极、场效应管Q2的漏极相连；U1的8脚通过电阻R5与U5的2脚相连，U5的3脚接地，U5的8脚接电源V，U5的6脚分别与U5的7脚、电阻R6一端相连，电阻R6另一端与场效应管Q3的栅极相连，场效应管Q3的源极分别与AGND端、电容C3一端相连，电容C3另一端分别与Uo3端、二极管D3的阴极、继电器K3的常开开关一端相连，继电器K3的常开开关另一端分别与Ui3端、电感L3一端相连，电感L3另一端分别与二极管D3的阳极、场效应管Q3的漏极相连；且U3、U4、U5的5脚均接地；所述组串电压取样电路将各组串支路的输入和输出电压按比例取样，取样得到的模拟信号经过电压跟随电路后通过主控CPU内部的AD转换模块变为数字信号；所述PWM控制电压补偿电路为升压斩波电路，根据PWM波形的占空比调节输出电压，PWM信号由主控CPU内部的PWM模块输出；所述开关量输出控制电路为由主控CPU的IO口输出开关量控制信号，经过光耦隔离后控制中间继电器，从而控制组串支路的工作模式；所述键盘电路和LCD显示屏电路的功能是设置补偿系统的控制参数，包括巡检间隔时间、PI调节参数和电压补偿阈值，并通过LCD显示屏在线查看各组串的工作状态和各参数的历史数据；主控CPU电路诊断各组串的工作状态、进行电压补偿值的计算、进行实时闭环控制。