← 返回列表
基于RISC-V指令集的中断控制架构及控制方法
摘要文本
本发明关于基于RISC‑V指令集的中断控制架构及控制方法，涉及处理器中断处理技术领域。该方法包括：中断私有存储器响应于接收到中断压栈指令，从影子寄存器中获取通用寄存器数据以及CSR数据并存储，中断压栈指令与中断压栈状态对应，且基于中断信号触发；和/或，中断私有存储器响应于接收到中断出栈指令，基于通用寄存器数据以及CSR数据生成覆盖数据；向通用寄存器以及CSR发送覆盖数据，中断出栈指令与中断出栈状态对应，且基于恢复信号触发。中断进程前寄存器中处理的数据经过影子寄存器和中断私有存储器以堆栈形式进行临时存储，并在处理器进程恢复后重新返回至对应的寄存器，在架构简单的情况下，提高处理器运行中断程序效率。 来自马克数据网
申请人信息
- 申请人:南京中科微电子有限公司
- 申请人地址:210023 江苏省南京市玄武区玄武大道699-27号徐庄软件园研发三区物联网中心B201室
- 发明人: 南京中科微电子有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 基于RISC-V指令集的中断控制架构及控制方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN202410010519.1 |
| 申请日 | 2024/1/4 |
| 公告号 | CN117539544B |
| 公开日 | 2024/3/29 |
| IPC主分类号 | G06F9/32 |
| 权利人 | 南京中科微电子有限公司 |
| 发明人 | 于典; 肖时茂 |
| 地址 | 江苏省南京市玄武区玄武大道699-27号徐庄软件园研发三区物联网中心B201室 |
专利主权项内容
1.一种基于RISC-V指令集的中断控制架构，其特征在于，所述架构包括系统存储器、地址存储器、中断私有存储器、通用寄存器、控制与状态寄存器CSR以及影子寄存器；所述通用寄存器以及所述CSR分别与所述影子寄存器连接；所述影子寄存器与所述中断私有存储器连接；所述中断私有存储器以及所述地址存储器通过总线与所述系统存储器连接；所述影子寄存器用于存储通用寄存器数据以及CSR数据，所述CSR数据来源于所述CSR，所述通用寄存器数据来源于所述通用寄存器；当所述架构处于中断压栈状态时，所述中断私有存储器接收所述影子寄存器发送的所述通用寄存器数据以及所述CSR数据；当所述架构处于中断出栈状态时，所述中断私有存储器向所述通用寄存器以及所述CSR发送覆盖数据；所述中断压栈状态基于中断信号触发；所述中断出栈状态基于恢复信号触发。。 （更多数据，详见马克数据网）