← 返回列表

一种具有过压保护功能的低压沟槽MOSFET及其制作方法

申请号: CN202410239634.6
申请人: 南京华瑞微集成电路有限公司
更新日期: 2026-03-17

专利详细信息

项目 内容
专利名称 一种具有过压保护功能的低压沟槽MOSFET及其制作方法
专利类型 发明申请
申请号 CN202410239634.6
申请日 2024/3/4
公告号 CN117832285A
公开日 2024/4/5
IPC主分类号 H01L29/78
权利人 南京华瑞微集成电路有限公司
发明人 李加洋; 肖翔中; 胡兴正; 薛璐
地址 江苏省南京市浦口区江浦街道浦滨大道88号

摘要文本

本发明公开了一种具有过压保护功能的低压沟槽MOSFET及其制作方法。该方法包括提供衬底,并在衬底上制作外延层;在外延层上刻蚀形成沟槽;在沟槽及外延层的上侧生长栅氧化层,并在栅氧化层的上侧沉积第一导电类型的多晶硅,多晶硅经刻蚀形成设置在外延层上侧的二极管多晶硅,二极管多晶硅的外端与截止区多晶硅连接;对二极管多晶硅的内端注入第二导电类型的元素;对有源区和最外侧的沟槽外侧的外延层内注入第二导电类型的元素,并通过推阱操作形成第一掺杂区,同时使所述二极管多晶硅形成二极管结构。本发明可实现MOSFET对工作电压的异常的检测及保护功能,提高整个电路系统的可靠性和稳定性,与现有工艺相兼容,成本更低。

专利主权项内容

1.一种具有过压保护功能的低压沟槽MOSFET的制作方法,其特征在于,包括:提供第一导电类型的衬底,并在所述衬底上制作外延层;在所述外延层上刻蚀形成沟槽;在所述沟槽及外延层的上侧生长栅氧化层,并在所述栅氧化层的上侧沉积第一导电类型的多晶硅,所述多晶硅经刻蚀形成设置在有源区内的沟槽内的栅区多晶硅、设置在外延层上侧的Gate Bus及二极管多晶硅、设置在最外侧的沟槽内的截止区多晶硅,所述二极管多晶硅的外端与截止区多晶硅连接;对所述二极管多晶硅的内端注入第二导电类型的元素;对有源区和最外侧的沟槽外侧的外延层内注入第二导电类型的元素,并通过推阱操作形成第一掺杂区,同时使所述二极管多晶硅形成二极管结构,在所述第一掺杂区内注入第一导电类型的元素,并通过推阱操作形成第二掺杂区;沉积介质层,并在所述介质层上刻蚀形成连接孔;在所述介质层的上侧及连接孔内沉积金属层,所述金属层经刻蚀形成源极金属、栅极金属、电压检测端金属和截止环金属,所述电压检测端金属与二极管结构的内端连接,所述截止环金属与截止区多晶硅连接。