一种RS-485接收器电路

专利主权项内容

1.一种RS-485接收器电路，其特征在于：包括电阻分压模块、迟滞比较器模块和接收器输出模块，其中，电阻分压模块用于接收RS485总线A线输入电压和B线输入电压，基于A线输入电压、B线输入电压以及共模电压产生第一电压、第二电压；迟滞比较器模块用于接收所述第一电压和第二电压，比较第一电压和第二电压的电压差得到电平信号；接收器输出模块用于接收所述电平信号和共模电压，产生与所述电平信号高低电平相反的输出信号；所述迟滞比较器模块包括迟滞电路、轨到轨输入级电路、增益级电路和宽范围输出电路，其中，迟滞电路用于产生迟滞电压；轨到轨输入级电路用于对第一电压和第二电压进行比较并输出比较信号；增益级电路对所述比较信号进行放大增益；宽范围输出电路用于对放大增益的所述比较信号进行扩展；所述迟滞电路包括第二PMOS管、第十二PMOS管和第十三PMOS管，其中，第二PMOS管的源极连接电源VCC，栅极连接偏置电压VPBAIS，漏极分别连接第十二PMOS管的源极和第十三PMOS管的源极；第十二PMOS管的栅极连接迟滞电压VCM的反相电压VCMB，漏极连接至轨到轨输入级电路；第十三PMOS管的栅极连接迟滞电压VCM，漏极连接至轨到轨输入级电路；所述轨到轨输入级电路包括第三PMOS管、第四PMOS管、第五PMOS管、第八PMOS管、第九PMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第七电阻、第八电阻、第九电阻和第十电阻，其中，第三PMOS管的源极连接电源VCC，栅极连接偏置电压VPBAIS，漏极分别连接第八PMOS管的源极和第九PMOS管的源极；第八PMOS管的漏极连接第三NMOS管的漏极，栅极连接第二电压；第九PMOS管的漏极连接第四NMOS管的漏极，栅极连接第一电压；第八NMOS管的栅极连接第二电压，漏极连接第四PMOS管的漏极，源极分别连接第九NMOS管的源极和第二NMOS管的漏极；第九NMOS管的栅极连接第一电压，漏极连接第五PMOS管的漏极；第二NMOS管的栅极连接偏置电压VNBAIS，源极接地；第四PMOS管的源极连接电源VCC，栅极分别连接第五PMOS管的栅极和第四PMOS管的漏极；第五PMOS管的源极连接电源VCC；第七电阻的第一端连接第四PMOS管的漏极，第二端连接第八电阻的第一端，第八电阻的第二端连接第三NMOS管的漏极；第九电阻的第一端连接第五PMOS管的漏极，第二端连接第十电阻的第一端，第十电阻的第二端连接第四NMOS管的漏极；第三NMOS管的栅极与第四NMOS管的栅极连接，并共同连接偏置电压VNBAIS；第三NMOS管的源极与第四NMOS管的源极均接地；第七电阻的第二端与第九电阻的第二端用于输出比较信号至增益级电路；所述增益级电路包括第六PMOS管、第七PMOS管、第十NMOS管、第十一NMOS管和第五NMOS管，其中，第六PMOS管的源极连接电源VCC，栅极和漏极短接后连接至第十NMOS管的漏极；第七PMOS管的源极连接电源VCC，栅极和漏极短接后连接至第十一NMOS管的漏极；第十NMOS管的源极与第十一NMOS管的源极连接后，共同连接至第五NMOS管的漏极，第十NMOS管的栅极与第十一NMOS管的栅极用于接入轨到轨输入级所输出的比较信号；第五NMOS管的栅极连接偏置电压VNBAIS，源极接地；第六PMOS管的漏极和第七PMOS管的漏极用于输出放大增益后的比较信号；所述宽范围输出电路包括第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第一反相器和第二反相器，其中，第十PMOS管的栅极和第十一PMOS管的栅极连接增益级电路所输出的放大增益后的比较信号；第十PMOS管的源极和第十一PMOS管的源极均连接电源VCC，第十PMOS管的漏极分别连接第六NMOS管的漏极、第六NMOS管的栅极、第七NMOS管的栅极，第十一PMOS管的漏极分别连接第七NMOS管的漏极和第一反相器的输入端；第六NMOS管的源极和第七NMOS管的源极均接地；第一反相器的输出端连接第二反相器的输入端，第二反相器的输出端用于输出电平信号VCM；所述接收器输出模块包括第一比较器、第二比较器、第一与门、第二与门、第三与门、第三反相器、第一非门、第二非门、第一电阻、第二电阻、第一PMOS管和第一NMOS管，其中，第一比较器的正输入端连接电源，第二比较器的负输入端接地，第一比较器的负输入端与第二比较器的正输入端均连接共模电压，第一比较器的输出端和第二比较器的输出端分别连接第三与门的两个输入端，第三与门的输出端分别连接第三反相器的输入端和第二与门的第一输入端；第一与门的两个输入端分别连接迟滞比较器模块的电平信号和第二非门的输出端，第一与门的输出端连接第二与门的第二输入端，第二与门的输出端分别连接第一非门的第二输入端和第一NMOS管的栅极；第一非门的第一输入端连接迟滞比较器模块的电平信号，第一非门的输出端连接第二非门的第一输入端，第二非门的第二输入端连接第三反相器的输出端；第二非门的输出端连接第一PMOS管的栅极，第一PMOS管的源极连接电源，第一PMOS管的漏极连接第一电阻的一端，第一电阻的另一端连接第二电阻的一端，且该端用于输出接收器电路的信号；第二电阻的另一端连接第一NMOS管的漏极，第一NMOS管的源极接地。