一种IO延迟测试电路及方法

专利主权项内容

1.一种IO延迟测试电路，其特征在于，包括：第一输入输出电路、第二输入输出电路、开关电路和控制器；所述第一输入输出电路包括第一待测器件，以及与第一待测器件相连的第一引出端；所述第二输入输出电路包括第二待测器件，以及与所述第二待测器件相连的第二引出端；所述控制器用于通过所述开关电路将所述第一引出端和所述第二引出端直接相连，根据所述第一引出端和所述第二引出端之间的信号延迟时长，得到所述开关电路的延迟时长；以及用于通过所述开关电路将第一引出端、至少一个待测器件和所述第二引出端依次相连形成通路，根据测量得到的所述第一引出端和所述第二引出端之间的信号延迟时长，以及所述开关电路的延迟时长，得到该通路中的待测器件的延迟时长；所述待测器件包括所述第一待测器件和/或所述第二待测器件；其中，所述第一输入输出电路为单端输入输出电路和差分输入输出电路中的一种，所述第二输入输出电路为单端输入输出电路和差分输入输出电路中的一种。