一种Micro-LED外延结构及其制备方法
申请人信息
- 申请人:江西兆驰半导体有限公司
- 申请人地址:330000 江西省南昌市南昌高新技术产业开发区天祥北大道1717号
- 发明人: 江西兆驰半导体有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种Micro-LED外延结构及其制备方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN202410021890.8 |
| 申请日 | 2024/1/8 |
| 公告号 | CN117525230B |
| 公开日 | 2024/3/29 |
| IPC主分类号 | H01L33/06 |
| 权利人 | 江西兆驰半导体有限公司 |
| 发明人 | 舒俊; 程龙; 高虹; 郑文杰; 印从飞; 张彩霞; 刘春杨; 胡加辉; 金从龙 |
| 地址 | 江西省南昌市南昌高新技术产业开发区天祥北大道1717号 |
摘要文本
微信公众号 。本发明公开一种Micro?LED外延结构及其制备方法,多量子阱层包括第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层;第一量子阱层为InxGa1?xN层与Si重掺GaN层形成的周期性结构;第二量子阱层为InyGa1?yN层与Si掺GaN层形成的周期性结构;电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层;第三量子阱层为Mg掺InzGa1?zN层与第三GaN层形成的周期性结构。实施本发明,可提高Micro?LED低工作电流密度的光效和良率等性能。
专利主权项内容
1.一种Micro-LED外延结构,包括衬底,其特征在于,还包括在所述衬底上依次层叠设置的缓冲层、N型半导体层、低温应力释放层、多量子阱层、电子阻挡层、P型半导体层,其中,所述多量子阱层包括由下至上依次层叠生长的第一量子阱层、第二量子阱层、电子束缚层和第三量子阱层;所述第一量子阱层为InGaN层与Si重掺GaN层形成的周期性结构,周期数为2~5;x1-x所述第二量子阱层为InGaN层与Si掺GaN层形成的周期性结构,周期数为3~8;<1-y所述电子束缚层包括依次生长的第一GaN层、AlGaN层和第二GaN层;所述第三量子阱层为Mg掺InGaN层与第三GaN层形成的周期性结构,周期数为1~2;<1-z其中,x≤y,z≤y,x与z相等或者不相等;每个周期中所述InGaN层位于所述Si重掺GaN层的下方,所述InGaN层的厚度为2.5nm~4nm,0.1≤x≤0.15,所述Si重掺GaN层的厚度为7.5nm~12nm,Si的掺杂浓度为1.8×10/cm~1.2×10/cm<<1-x<1-x17<18<每个周期中所述InGaN层位于所述Si掺GaN层的下方,所述InGaN层的厚度为2.5nm~4nm,0.13≤y≤0.21,所述Si掺GaN层的厚度为7.5nm~12nm,Si的掺杂浓度为1.2×10/cm~8.6×10/cm<<1-y<1-y17<17<所述电子束缚层中由下至上依次为第一GaN层、AlGaN层和第二GaN层,所述第一GaN层的厚度为2nm~6nm,所述AlGaN层的厚度为1nm~3nm,Al组分为0.2~0.6,所述第二GaN层的厚度为2nm~6nm;每个周期中所述Mg掺InGaN层位于所述第三GaN层的下方,所述Mg掺InGaN层的厚度为2.5nm~4nm,0.1≤z≤0.15,Mg元素的掺杂浓度为1.6×10/cm~3×10/cm,所述第三GaN层的厚度为9nm~16nm。<1-z<1-z18<19< 更多数据:搜索